CPLD Part II
มาลองทำเป็นขั้นตอนกัน ทำไปตามลำดับของภาพนะ -------- 1 --------------- เปิดโปรแกรม Xilinx ขึ้นมาแล้วเลือก File => New Project เลือก Device Family, Device และ Design Flow -------- 2 --------------- คลิก ขวาในช่อง Sources in Project เลือก New Source.... -------- 3 --------------- เมื่อ window New เปิดขึ้นมาเลือก Schematic ใส่ชื่อ File Name และ Location. Click เลือก Add to project -------- 4 --------------- (ลองดูแค่นี้ก่อนเด๊ยวไปจ่ายค่าโทรศัพท์ก่อนนะ) เปิด file schematic แล้ววาดวงจรลงไป เสร็จแล้ว Save ด้วย -------- 5 --------------- ที่ window Processes for Current Source. Double click ที่ Synthesize -------- 6 --------------- ถ้าวาดวงจรได้ถูกต้องจะมีเครื่องหมาย ถูก สีเขียว ถ้าเป็นกากะบาดสีแดงก็แก้ไขส่วนที่ผิด -------- 7 --------------- ขั้นต่อไป click + Continue reading →
Recent Comments